圖二線與線太靠近，容易在電路板中產生寄生電容

(圖二)電路動作，使用三個８位數字電位計和三個CMOS運算放大器來組成一個16位數字模擬轉換器。圖二左側，有兩個數位電位計（U3aandU3b）接到VDD與地間，該中心抽頭輸出端連接至兩個運算放大器（U4a與U4b）非反向輸入端。使用微控制器U1之SpI接口來規劃數字電位計U2與U3。在這個架構中，每個數字電位計被規劃為一個8位之多階數字模擬轉換器。如果VDD等于5V，這些數字模擬轉換器LSB大小等于19.61mV。

這兩個數字電位計之中心抽頭端被連接至兩個當緩沖器運算放大器之非反向輸入端。在這個電路結構中，運算放大器之輸入端是高阻抗，將數字電位計與電路其它部份隔離。這兩個運算放大器輸出之變化振幅被規劃在不會超出第二級運算放大器允許范圍內。

要讓這個電路形成16位數字模擬轉換器（U2a），第三個數字電位計會在這兩個運算放大器U4a與U4b之輸出范圍內變動。規劃U3a和U3b用來設定數字電位計之輸出電壓。再者，如果VDD是5V，則有可能將U3a與U3b個別規劃為每一步19.61mV變化量。以此電壓跨在第三個8位數字電位計R3上，使本電路最低有效位所對應電壓值為76.3uV。

本電路可被用于兩種基本操作模式；第一種模式用于可規劃調整之直流參考電壓，在這個模式中，只是偶爾使用電路之數字部份而在正常操作中卻沒有；第二種模式用于任意波型產生器，在這個模式中，電路之數字部份是操作核心，且可能發生電容耦合情形。圖二中電路第一種完成布線如(圖三)所示。

注:此為對圖二中電路第一種布線。在圖二中可迅速看到，重要高阻抗模擬走線與數字走線極為接近。本結構在模擬走在線，因特定數位走線之數據輸入碼改變，產生無預期且隨數字電位計規劃需求而變化噪聲。