在各種鎖相環(huán)結(jié)構(gòu)中，電荷泵鎖相環(huán)因其穩(wěn)定性高，捕獲范圍大，便于集成等特點(diǎn)而別廣泛使用于無線通信、頻率綜合器和時(shí)鐘恢復(fù)電路中。隨著芯片設(shè)計(jì)集成化和電路設(shè)計(jì)的簡潔化，鎖相環(huán)芯片通常都集成了環(huán)路鎖定測試電路。

電荷泵鎖相環(huán)的鎖定測試電路設(shè)計(jì)，包括模擬鎖定測試和數(shù)字鎖定測試兩種辦法。其中，模擬測試電路采用經(jīng)鑒頻鑒相器pFD輸出的相位誤差，出現(xiàn)脈沖信號(hào)對(duì)外部電容進(jìn)行充電和放電，要較長的時(shí)間以達(dá)到穩(wěn)定的電平輸出，以指示當(dāng)前鎖相環(huán)狀態(tài)是鎖定或失鎖，在電路設(shè)計(jì)方面不夠靈活并缺乏精確判斷鎖相環(huán)的鎖定狀態(tài)，限制了其使用范圍。數(shù)字鎖定測試辦法具有準(zhǔn)確性高、可編程性且電路設(shè)計(jì)易于實(shí)現(xiàn)等優(yōu)勢而被廣泛使用。目前，電荷泵鎖相環(huán)的數(shù)字鎖定指示電路設(shè)計(jì)中，通常采用在鑒頻鑒相器pFD電路中測試經(jīng)過分頻后的參考時(shí)鐘輸入和同樣經(jīng)分頻后的本振反饋信號(hào)的相位誤差來實(shí)現(xiàn)，當(dāng)相位誤差超過某個(gè)鎖定測試窗口時(shí)，鎖相環(huán)電路就上報(bào)失鎖指示信號(hào)。本文解析了電荷泵鎖相環(huán)電路鎖定測試的基本原理，通過分解影響鎖相環(huán)數(shù)字鎖定電路的關(guān)鍵因子，推導(dǎo)出相位誤差的計(jì)算公式。并以CDCE72010為例子，通過試驗(yàn)驗(yàn)證了不合理的電路設(shè)計(jì)或外圍電路參數(shù)是要怎么樣影響電荷泵鎖相環(huán)芯片數(shù)字鎖定指示的準(zhǔn)確性。

2、電荷泵鎖相環(huán)電路的數(shù)字鎖定測試原理

相位誤差是數(shù)字鎖定測試原理的最關(guān)鍵參數(shù)，下面分解了電荷泵鎖相環(huán)電路中相位誤差的來源，以及數(shù)字鎖定測試電路是要怎么樣基于相位誤差實(shí)現(xiàn)的。

2.1pFD、電荷泵電流和相位誤差

典型的電荷泵鎖相環(huán)電路（如TI的CDCE72010）的pFD工作原理如圖1所示。當(dāng)送達(dá)pFD的參考

時(shí)鐘輸入超前本振時(shí)鐘輸入時(shí)，pFD1就輸入一個(gè)高脈沖寬度的信號(hào)；反之，則在pFD2輸出一個(gè)高脈沖電平寬度，通過pFD1和pFD2的脈沖信號(hào)以控制電荷泵電流的灌入和流出，經(jīng)后級(jí)低通濾波器后，出現(xiàn)不同的壓控電壓以控制外部振蕩器的輸出，達(dá)到負(fù)反饋的穩(wěn)定。通常pFD電路是通過比較參考時(shí)鐘和本振時(shí)鐘上升沿之間的時(shí)延，該時(shí)延稱之為相位誤差。在電路處于鎖定狀態(tài)時(shí)，該相位誤差也就是鎖相環(huán)的穩(wěn)態(tài)相差參數(shù)。

2.2數(shù)字鎖定測試原理

數(shù)字鎖定測試的基本原理就是比較相位誤差和預(yù)先設(shè)定的鎖定測試窗口TLock_Window，一旦相位誤差在繼續(xù)N個(gè)周期里均落在預(yù)先設(shè)定的測試窗口以內(nèi)，數(shù)字測試電路就指示該鎖相環(huán)處于鎖定狀態(tài)；而在鎖定狀態(tài)下，一旦相位誤差超出所設(shè)定的測試窗口，數(shù)字測試電路就指示該鎖相環(huán)處于失鎖狀態(tài)。

圖3是CDCE72010器件數(shù)字鎖定測試電路示意圖，當(dāng)CDCE72010處于鎖定狀態(tài)時(shí)，鎖定指示信號(hào)pLL_LOCKOutput輸出為高電平。其中，N的取值可以是1、16、64或256，鎖定測試窗口可選范圍很寬，從1.5ns到28.6ns（常溫條件下），可以滿足絕大多數(shù)使用場合的需求。

3、數(shù)字鎖定電路設(shè)計(jì)

由于數(shù)字鎖定測試電路是通過分解鎖相環(huán)的相位誤差是不是落在預(yù)設(shè)的鎖定測試窗口范圍進(jìn)行鎖定指示判斷，而鎖相環(huán)的使用場景復(fù)雜，實(shí)際使用中的電路設(shè)計(jì)差異性較大，相位誤差參數(shù)受鎖相環(huán)電路設(shè)計(jì)的影響較大，不恰當(dāng)?shù)碾娐吩O(shè)計(jì)和外圍器件選型可能出現(xiàn)較大的相位誤差并超出鎖相環(huán)芯片的最大鎖定測試窗口。因此，要依據(jù)特定鎖相環(huán)配置和外圍電路選擇適宜的測試窗口，或者依據(jù)測試窗口要求設(shè)計(jì)適宜的鎖相環(huán)環(huán)路參數(shù)和外圍電路。本節(jié)分解了影響鎖相環(huán)鎖按時(shí)相位誤差的關(guān)鍵參數(shù)，重點(diǎn)探討了要怎么樣可靠地設(shè)計(jì)數(shù)字鎖定指示電路。

3.1電荷泵鎖相環(huán)電路鎖定狀態(tài)下的相位誤差分解

圖4是基于CDCE72010的電荷泵鎖相環(huán)電路漏電流模型，包括了無源濾波電路和本地壓控振蕩器VCO或VCXO。理想情況下鎖相環(huán)電路的相位誤差應(yīng)為0，但由于元器件的非理想特性，存在以下幾種漏電流：電荷泵漏電流I1、濾波電路的電容C1、C2和C3引入的漏電流I2和本地壓控振蕩器引入的漏電流I3，這些漏電流（I1+I2+I3）均將影響環(huán)路鎖定狀態(tài)下的相位誤差。

當(dāng)鎖相環(huán)處于鎖定狀態(tài)時(shí)，設(shè)相位誤差為Δt，電荷泵輸出脈沖寬度為Δt幅度為Icp的電流，則在一個(gè)鑒相周期T內(nèi)在后級(jí)低通濾波電容上積累的電荷量為Q1=Δt?Icp。同時(shí)，在一個(gè)鑒相周期內(nèi)，鎖相環(huán)電路的漏電流泄漏的電荷為Q2=T?（I1+I2+I3）。鎖定狀態(tài)下的壓控電壓保持穩(wěn)定，則經(jīng)電荷泵補(bǔ)充的電荷Q1應(yīng)等于漏電流泄漏掉的電荷Q2，即：

其中，為鎖相環(huán)電路的鑒相頻率。

圖4CDCE72010電路中影響相位誤差的漏電流模型

在圖4所示的漏電流模型中，I1是鎖相環(huán)芯片引入了，CDCE72010的電荷泵漏電流指標(biāo)是小于100nA，目前一般陶瓷電容的漏電流I2也遠(yuǎn)小于100nA，而壓控振蕩器的漏電流I3則可以等效為流過壓控輸入端輸入阻抗的電流，不同規(guī)格的振蕩器，該指標(biāo)差異較大，通常是達(dá)到uA級(jí)別。因此，壓控振蕩器的等效輸入阻抗參數(shù)是影響鎖相環(huán)鎖定下相位誤差的關(guān)鍵來源。

在采用CDCE72010的鎖相環(huán)電路中，通常采用電源電壓為3.3V的壓控振蕩器VCO/VCXO，其鎖按時(shí)的壓控電壓Vctrl一般穩(wěn)定在1.65V附近。依據(jù)式（1），若忽略I1和I2漏電流，則在鎖定狀態(tài)下由VCO/VCXO輸入阻抗引入的相位誤差為：

依據(jù)式子（2）可以看出，為了減小鎖按時(shí)的相位誤差，可以盡可能地提高鎖相環(huán)的鑒相頻率fpFD、電荷泵電流Icp、以及壓控振蕩器的輸入阻抗Ri。

3.2數(shù)字鎖定測試電路設(shè)計(jì)和試驗(yàn)探測

在數(shù)字鎖定測試電路設(shè)計(jì)中，非得嚴(yán)格確保鎖按時(shí)的相位誤差Δt小于鎖定測試窗口TLock_Window，

否則數(shù)字鎖定指示信號(hào)就將出現(xiàn)誤判現(xiàn)象。依據(jù)前面分解得知，在CDCE72010鎖相環(huán)電路中，外部VCXO的輸入阻抗是數(shù)字鎖定電路設(shè)計(jì)的一個(gè)關(guān)鍵參數(shù)，依據(jù)式（2），可以得到壓控振蕩器輸入阻抗的指標(biāo)要求：

假設(shè)在使用中CDCE72010中鑒相頻率為1MHz，電荷泵電流為1，預(yù)設(shè)的鎖定測試窗口為5.8ns，本地VCXO的壓控電壓為1.65V，則可以得到VCXO的輸入阻抗要求：

在鎖相環(huán)電路設(shè)計(jì)中，鑒相頻率和電荷泵電流與環(huán)路直流增益成正比，跟鎖相環(huán)的環(huán)路帶寬和相位裕量密切相關(guān)，為了得到較小的環(huán)路帶寬，通常要降低鑒相頻率或電荷泵電流。進(jìn)一步分解式（2），相位誤差跟鑒相頻率和電荷泵電流成反比，因此在低環(huán)路帶寬電路的設(shè)計(jì)中，非得特別留意壓控振蕩器的輸入阻抗（或漏電流指標(biāo)）和鎖定測試窗口的設(shè)計(jì)，嚴(yán)格滿足式（3）的設(shè)計(jì)要求。

可以通過試驗(yàn)來檢查式（3）的正確性。在CDCE72010的評(píng)估板上，改變VCXO壓控端的等效輸入阻抗，通過觀察CDCE72010鎖定指示輸出管腳或鎖定指示寄存器的鎖定狀態(tài)，分解該鎖定測試電路是不是可靠地工作，詳盡試驗(yàn)設(shè)置如下：

參考時(shí)鐘為25MHz，VCXO頻率為125MHz，鑒相頻率為1MHz，pFD的測試窗口為5.8ns，控制電壓為1.65V，試驗(yàn)結(jié)果如表1所示，其中Ri_min為計(jì)算出的VCXO輸入阻抗的最小值，√表示鎖相環(huán)指示鎖定，×表示鎖相環(huán)數(shù)字鎖定指示為失鎖狀態(tài)。其中，在試驗(yàn)過程中，由示波器監(jiān)控CDCE72010的參考時(shí)鐘和本振時(shí)鐘一直處于鎖定狀態(tài)。

表1不同VCXO輸入阻抗值對(duì)CDCE72010數(shù)字鎖定指示的影響

從表1中可以看出VCXO的輸入阻抗對(duì)鎖相環(huán)的數(shù)字鎖定有很大的影響，例如當(dāng)電荷泵電流為1.2mA時(shí)，依據(jù)式（3）可以得到VCXO的最小輸入阻抗為237Kohms，那么有關(guān)低于這個(gè)值的輸入阻抗，數(shù)字鎖相指示無法正確指示鎖定，試驗(yàn)探測的結(jié)果與理論分解是吻合的。

4、總結(jié)

本文在電荷泵鎖相環(huán)數(shù)字鎖定測試工作原理的基礎(chǔ)上，分解了影響鎖按時(shí)相位誤差的環(huán)路參數(shù)和外圍元器件的關(guān)鍵參數(shù)，包括電荷泵電流、鑒相頻率和漏電流等。同時(shí)依據(jù)對(duì)整個(gè)環(huán)路漏電流路徑的分解，重點(diǎn)分解了外部壓控振蕩器的等效輸入阻抗對(duì)鎖相環(huán)鎖定指示準(zhǔn)確性的影響。

以CDCE72010數(shù)字鎖定設(shè)計(jì)為例，為了提高數(shù)字鎖定測試電路鎖定狀態(tài)指示的準(zhǔn)確性，在低環(huán)路帶寬的鎖相環(huán)電路設(shè)計(jì)中，非得選擇恰當(dāng)?shù)耐獠繅嚎卣袷幤鞯妮斎胱杩箙?shù)指標(biāo)。