為了解電源域和電源的增長(zhǎng)情況，我們需要追溯ADC的歷史脈絡(luò)。早在ADC不過爾爾的時(shí)候，采樣速度很慢，大約在數(shù)十MHz內(nèi)，而數(shù)字內(nèi)容很少，幾乎不存在。電路的數(shù)字部分主要涉及如何將數(shù)據(jù)傳輸?shù)綌?shù)字接收邏輯專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)。用于制造這些電路的工藝節(jié)點(diǎn)幾何尺寸較大，約在180nm或更大。

問：高速ADC為什么有如此多電源域？

答：在采樣速率和可用帶寬方面，當(dāng)今的射頻模數(shù)轉(zhuǎn)換器(RFADC)已有長(zhǎng)足的發(fā)展。其中還納入了大量數(shù)字處理功能，電源方面的復(fù)雜性也有提高。那么，當(dāng)今的RFADC為什么有如此多不同的電源軌和電源域？

為了解電源域和電源的增長(zhǎng)情況，我們需要追溯ADC的歷史脈絡(luò)。早在ADC不過爾爾的時(shí)候，采樣速度很慢，大約在數(shù)十MHz內(nèi)，而數(shù)字內(nèi)容很少，幾乎不存在。電路的數(shù)字部分主要涉及如何將數(shù)據(jù)傳輸?shù)綌?shù)字接收邏輯專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)。用于制造這些電路的工藝節(jié)點(diǎn)幾何尺寸較大，約在180nm或更大。使用單電壓軌(1.8V)和兩個(gè)不同的域（AVDD和DVDD，分別用于模擬域和數(shù)字域），便可獲得足夠好的性能。

隨著硅處理技術(shù)的改進(jìn)，晶體管的幾何尺寸不斷減小，意味著每mm2面積上可以容納更多的晶體管（即特征）。但是，人們?nèi)匀幌Ｍ鸄DC實(shí)現(xiàn)與其前一代器件相同（或更好）的性能。

現(xiàn)在，ADC的設(shè)計(jì)采取了多層面方法，其中：

采樣速度和模擬帶寬必須得到改善；

性能必須與前一代相同或更好；

納入更多片內(nèi)數(shù)字處理功能來輔助數(shù)字接收邏輯。

下面將進(jìn)一步討論上述各方面特性以及它們對(duì)芯片設(shè)計(jì)構(gòu)成怎樣的挑戰(zhàn)。

需要高速度

在CMOS技術(shù)中，提高速度（帶寬）的最普遍方法是讓晶體管幾何尺寸變小。使用更精細(xì)的CMOS晶體管可降低寄生效應(yīng)，從而有助于提高晶體管的速度。晶體管速度越快，則帶寬越寬。數(shù)字電路的功耗與開關(guān)速度有直接關(guān)系，與電源電壓則是平方關(guān)系，如下式所示：

其中：

P為功耗

CLD為負(fù)載電容

V為電源電壓

fSW為開關(guān)頻率

幾何尺寸越小，電路設(shè)計(jì)人員能實(shí)現(xiàn)的電路速度就越快，而每MHz每個(gè)晶體管的功耗與上一代相同。以AD9680和AD9695為例，二者分別采用65nm和28nmCMOS技術(shù)設(shè)計(jì)而成。在1.25GSPS和1.3GSPS時(shí)，AD9680和AD9695的功耗分別為3.7W和1.6W。這表明，架構(gòu)大致相同時(shí)，采用28nm工藝制造的電路功耗比采用65nm工藝制造的相同電路的功耗要低一半。因此，在消耗相同功率的情況下，28nm工藝電路的運(yùn)行速度可以是65nm工藝電路的一倍。AD9208很好地說明了這一點(diǎn)。

裕量最重要

對(duì)更寬采樣帶寬的需求促使業(yè)界采用更精細(xì)的幾何尺寸，不過對(duì)數(shù)據(jù)轉(zhuǎn)換器性能（如噪聲和線性度）的期望仍然存在。這對(duì)模擬設(shè)計(jì)提出了獨(dú)特的挑戰(zhàn)。轉(zhuǎn)向更小幾何尺寸的一個(gè)不希望出現(xiàn)的結(jié)果是電源電壓降低，這使得開發(fā)模擬電路以工作在高采樣速率并保持相同的噪聲/線性度性能所需的裕量大大降低。為了克服這一限制，電路設(shè)計(jì)有不同的電壓軌以提供所需的噪聲和線性度性能。

例如在AD9208中，0.975V電源為需要快速切換的電路供電。這包括比較器和其他相關(guān)電路，以及數(shù)字和驅(qū)動(dòng)器輸出。1.9V電源為基準(zhǔn)電壓和其他偏置電路供電。2.5V電源為輸入緩沖器供電，而要在高模擬頻率下工作，裕量必須很高。沒有必要為緩沖器提供2.5V電源，它也可以工作在1.9V。電壓軌的降低會(huì)導(dǎo)致線性度性能下降。

數(shù)字電路不需要裕量，因?yàn)樽钪匾膮?shù)是速度。所以，數(shù)字電路通常以最低電源電壓運(yùn)行，以獲取CMOS開關(guān)速度和功耗的優(yōu)勢(shì)。這在新一代ADC中很明顯，最低電壓軌已降低至0.975V。下面的表1列出了若干代的一些常見ADC。

表1：產(chǎn)品比較

隔離是關(guān)鍵

隨著業(yè)界轉(zhuǎn)向深亞微米技術(shù)和高速開關(guān)電路，功能集成度也在提高。以AD9467和AD9208為例，AD9467采用180nmBiCMOS工藝，而AD9208采用28nmCMOS工藝。當(dāng)然，AD9467的噪聲密度約為-157dBFS/Hz，而AD9208的噪聲密度約為-152dBFS/Hz。但是，如果拿數(shù)據(jù)手冊(cè)做一個(gè)簡(jiǎn)單的計(jì)算，取總功耗（每通道）并將其除以分辨率和采樣速率，就可以看到AD9467的功耗約為330W/位/MSPS，而AD9208僅為40W/位/MSPS。

與AD9467相比，AD9208具有更高的采樣速率（3GSPS對(duì)250MSPS）和高得多的輸入帶寬（9GHz對(duì)0.9GHz），并且集成了更多數(shù)字特性。AD9208可以完成所有這些工作，每位每MSPS的功耗只有大約1/8。每位每MSPS的功耗不是工業(yè)標(biāo)準(zhǔn)指標(biāo)，其在本例中的作用是突出ADC設(shè)計(jì)中使用更小尺寸工藝的好處。當(dāng)超快電路在非常近的距離內(nèi)運(yùn)行時(shí)，各個(gè)模塊之間總會(huì)存在耦合或震顫的風(fēng)險(xiǎn)。

為了改善隔離，設(shè)計(jì)者必須考慮各種耦合機(jī)制。最明顯的機(jī)制是通過共享電源域。如果電源域盡可能遠(yuǎn)離電路，那么共享同一電壓軌（AD9208為0.975V）的數(shù)字電路和模擬電路發(fā)生震顫的可能性將非常小。在硅片中，電源已被分開，接地也是如此。封裝設(shè)計(jì)繼續(xù)貫徹了這種隔離電源域處理。由此所得的同一封裝內(nèi)不同電源域和地的劃分，如表2所示，其以AD9208為例。

表2：AD9208電源域和接地域

顯示AD9208各不同域的引腳排列圖如圖1所示。

圖1.AD9208引腳配置（頂視圖）

這可能會(huì)讓系統(tǒng)設(shè)計(jì)人員驚慌失措。乍一看，數(shù)據(jù)手冊(cè)給人的印象是這些域需要分開處理以優(yōu)化系統(tǒng)性能。

看不到盡頭?

情況并不像看起來那么可怕。數(shù)據(jù)手冊(cè)的目的僅僅是喚起人們對(duì)各種敏感域的關(guān)注，讓系統(tǒng)設(shè)計(jì)人員可以關(guān)注PDN（電源輸送網(wǎng)絡(luò)）設(shè)計(jì)，對(duì)其進(jìn)行適當(dāng)?shù)膭澐?。共享相同供電軌的大多?shù)電源域和接地域可以合并，因此PDN可以簡(jiǎn)化。這導(dǎo)致BOM（物料清單）和布局得以簡(jiǎn)化。根據(jù)設(shè)計(jì)約束，圖2和圖3顯示了AD9208的兩種PDN設(shè)計(jì)方法。

圖2.AD9208引腳配置（頂視圖）

圖3.AD9208PDN，DC-DC轉(zhuǎn)換器為所有域供電

通過充分濾波和布局分離，各個(gè)域可以合理布置，使得ADC性能最大化，同時(shí)降低BOM和PDN復(fù)雜性。各接地域采用開爾文連接方法也會(huì)改善隔離。從網(wǎng)表角度來看，仍然只有一個(gè)GND網(wǎng)。電路板可以劃分為不同接地域以提供充分的隔離。在AD9208的評(píng)估板AD9208-3000EBZ中，不同接地分區(qū)在第9層上形成開爾文連接。圖4所示為10層PCB（印刷電路板）AD9208-3000EBZ的橫截面，其顯示了不同GND連接。

圖4.AD9208下方的AD9208-3000EBZPCB橫截面

所以，這不是世界末日？

絕對(duì)不是。僅僅因?yàn)锳D9208數(shù)據(jù)手冊(cè)顯示了所有這些域，并不意味著它們?cè)谙到y(tǒng)板上必須全部分離。了解系統(tǒng)性能目標(biāo)和ADC目標(biāo)性能對(duì)優(yōu)化ADC的PDN起著重要作用。在電路板上使用智能分區(qū)以減少不必要的接地回路，是將各個(gè)域之間的串?dāng)_降到最低的關(guān)鍵。適當(dāng)?shù)毓蚕黼娫从?，同時(shí)滿足隔離要求，將能簡(jiǎn)化PDN和BOM。